摘要：2026年，Physical AI从概念验证走向工程落地。兆易创新GD32H77R机器人专用MCU与地瓜机器人旭日S600搭建“大脑+小脑”量产范本，Nota在Qualcomm Dragonwing IQ-9075上将VLA模型动作生成耗时从218毫秒降至31毫秒，华睿智普以“大小脑单芯片融合”架构探索另一条路径。本文从架构分化、VLA部署和功能安全三个维度，分析Physical AI的工程落地现状与嵌入式工程师的技能变化。

一、Physical AI的工程门槛：比“跑通Demo”难得多

Physical AI与纯数字世界的AI有本质区别。数字世界的AI可以容忍秒级延迟，可以依赖云端算力，可以在不确定时“再想一次”。但物理世界的AI必须实时响应、必须在本地运行、必须在不确定性中做出安全决策。

这个差异带来三个工程门槛。

第一，实时控制与AI推理的融合。 机器人的运动控制需要微秒级的确定性，而AI推理的延迟通常在毫秒到数十毫秒之间。如何在同一个系统中让两者协同工作，是Physical AI的核心工程挑战。

第二，端侧算力的约束。 机器人的功耗、散热和空间都有限。大模型推理需要大量算力和内存，但机器人本体无法承载数据中心级别的硬件。

第三，功能安全的硬性要求。 机器人与人类共处同一空间。ISO 10218、ISO/TS 15066和IEC 61508对功能安全提出了严格要求。AI推理的概率性行为与功能安全的确定性要求之间存在根本张力。

华睿智普创始人蔡镇辉将具身智能产业化总结为“三道坎”：大模型算法、真实场景高质量数据和端侧算力。端侧算力是整个产业突破的核心基石，没有底层算力的硬核支撑，上层算法和数据都难以实现真正产业化落地。

二、架构分化：分离式“大脑+小脑”vs单芯片融合

Physical AI的芯片架构正在出现两条路线。

路线一：分离式“大脑+小脑”

这是当前主流的工程方案。上层“大脑”负责智能决策和AI推理，底层“小脑”负责实时运动控制。

兆易创新与地瓜机器人的六轴协作机械臂方案是这一路线的典型代表。整套系统采用“上位大脑+关节小脑”架构，底层伺服驱动搭载兆易创新GD32H77R工业实时MCU，上层智能主控搭载地瓜机器人旭日S600算力平台。

关节小脑：GD32H77R。 这款MCU是面向伺服驱动与机器人关节控制场景深度定制的专用芯片。搭载600MHz主频Arm Cortex-M7内核，配备可与CPU同频工作的640KB紧耦合内存（TCM），集成EtherCAT从站控制器与多规格工业编码器接口，采用9mm×9mm BGA169紧凑封装。

工程数据值得关注：芯片片内集成EtherCAT从站控制器与两路百兆以太网PHY，省去两颗外置工业级PHY器件。EtherCAT单边传输延迟最快可低至50ns以内，DC同步周期精度可达62.5μs。支持FSoE安全协议，满足IEC 61508 SIL3功能安全标准。

这套方案采用17/18位双绝对值编码器，重复定位精度可达微米级。芯片原生集成CoE实时总线通信，完整覆盖周期同步位置、速度、转矩等六大伺服运行模式，六轴联动运行平顺无抖动。

上位大脑：旭日S600。 作为机械臂智能大脑，统一完成整机任务调度、三维运动轨迹规划、示教轨迹存储与离线回放。平台内置四大核心安全功能：静态OBB碰撞检测、动态力控碰撞检测、RRT快速回零算法和拖拽示教功能。

双方搭建的“上层智能算力决策+底层毫秒级实时运动控制”一体化系统底座，为破解具身智能行业软硬件碎片化、多轴同步精度不足、人机协作安全体系缺失等痛点提供了可量产范本。

路线二：大小脑单芯片融合

与分离式方案不同，华睿智普采用“大小脑单芯片融合”架构，将机器人的高级认知决策与实时运动控制集成于单颗芯片，以减少跨芯片通信带来的时延、数据损耗及系统复杂度。

其智能超脑包括Praxis One和Praxis Nano两类产品。Praxis One主要面向重载人形机器人及高算力机器人本体，承担多模态、VLA、轻量版世界模型、本地大模型推理和复杂任务规划。Praxis Nano则侧重运动控制、传感器实时采集和本地闭环，适配中小型机器人及轻量化设备。

蔡镇辉将这套开放定位类比为面向物理AI领域的“安卓”——依托单颗3纳米SoC承接认知决策和运动控制，并配套主板、底层系统、编译器和工具链，让上层的VLA、世界模型及各类场景应用能够在统一平台部署。

两条路线的工程权衡。 分离式方案的优势是成熟度高，芯片厂商各自优化，软硬件解耦使系统集成更灵活。代价是跨芯片通信的延迟和数据损耗。单芯融合的优势是消除跨芯片通信开销，降低系统复杂度。代价是对芯片设计能力和工具链成熟度的要求极高，且单颗芯片的散热和功耗管理更加困难。

三、VLA模型的端侧部署：从505毫秒到310毫秒

VLA（视觉-语言-动作）模型是Physical AI的核心技术。它通过摄像头感知环境，理解人类指令，生成机器人动作。但VLA模型对算力要求极高，通常部署在GPU服务器环境中，完全依赖嵌入式设备实现实时运行的案例并不多见。

2026年，这一局面正在改变。

AI模型轻量化公司Nota在Qualcomm边缘AI设备Dragonwing IQ-9075上完成了VLA模型SmolVLA 0.45B的优化适配。优化重点针对机器人动作生成环节，通过减少重复计算并结合NPU计算图优化，将动作生成模块处理时间从218毫秒降至31毫秒，整体推理时间从505毫秒缩短至310毫秒。任务成功率由86%微降至85%，总体保持在相近水平。

Nota首席执行官指出，AI需要在边缘AI设备上快速、稳定地完成“看见—理解—行动”的闭环处理。

这个案例的工程意义。 310毫秒的整体推理时间对于非实时任务（如物体识别和抓取规划）已经可用，但对于需要高频闭环控制的场景（如动态避障、精细力控），仍然不够。动作生成从218毫秒降至31毫秒，说明NPU加速对动作生成环节的效果最为显著。感知和理解环节的耗时仍然占整体推理时间的绝大部分。

学术界也在推进VLA的端侧实时控制。Jetson-PI方法针对Jetson Orin平台，通过前瞻对齐的异步校正机制，将控制频率提升了8.66倍。SpecVLA框架采用算法-系统协同设计，在通用GPU与专用机器人硬件模块组成的异构架构上，通过推测性数据流实现VLA主模型与验证模型的解耦。

这些工作的共同方向是：将VLA推理分解为多个阶段，对延迟敏感的环节用专用硬件加速，对延迟不敏感的环节用通用算力处理。

四、功能安全：Physical AI的硬性门槛

Physical AI与人类共处同一空间，功能安全是产品进入市场的硬性门槛。

NVIDIA在2026年CES上推出了Halos for Robotics，这是业界首个针对物理AI打造的全端安全系统。恩智浦已加入Halos for Robotics合作伙伴生态系统，ST和研华、创博等嵌入式系统厂商也参与其中。

鸿轩科技在SEMICON Taiwan 2026上展示了XMotiv M3，支持实时通讯与控制，并通过符合ASIL-B功能安全等级的设计，为Physical AI应用奠定安全性基础。

麒麟软件展示了基于Rust嵌入式虚拟化软件Kvisor Cert的分域混合部署架构。Kvisor Cert已获得TÜV南德IEC 61508 SIL 3功能安全产品认证，使不同关键性任务能够在同一硬件平台上实现分域部署和协同运行。

功能安全的工程含义。 对于嵌入式工程师而言，功能安全不再是“安全团队的专属工作”。在Physical AI系统中，每一个控制回路的代码都需要考虑安全目标、安全机制和故障容错时间间隔。ASIL-B或SIL 3级别的认证要求，意味着从架构设计到编码实现的全流程都需要满足严格的工程规范。

五、工程师的技能变化

Physical AI的工程落地正在改变嵌入式工程师的技能结构。

第一，电机控制从“加分项”变成“核心项”。 关节控制MCU需要并行完成FOC矢量控制、三环伺服闭环、多通道编码器采集和EtherCAT总线调度。FOC和PID不是“了解原理”就行，需要能调参数、能看波形、能解决实际抖动和失步问题。

第二，实时通信协议栈的掌握。 EtherCAT、CAN FD和实时以太网是机器人关节通信的基础。理解CoE、CiA 402和DC同步机制的实现，是关节驱动器开发的核心技能。

第三，VLA模型部署和优化能力。 不需要成为算法专家，但需要理解模型量化、NPU计算图优化和推理延迟拆解。Nota的案例说明，对动作生成环节的针对性优化可以将延迟降低85%以上。

第四，功能安全的理解。 理解ISO 10218、IEC 61508 SIL 3和ASIL-B的功能安全要求，能够设计安全机制和参与安全验证，正在成为Physical AI嵌入式工程师的必备能力。

第五，跨芯片和跨系统的调试能力。 分离式架构下，问题可能出现在大脑芯片、小脑MCU、EtherCAT总线或关节驱动器的任何一个层面。系统级调试能力比单芯片调试能力更有价值。

六、总结

Physical AI的工程落地正在从“跑通Demo”走向“规模量产”。分离式“大脑+小脑”架构和单芯片融合架构各有适用场景，VLA模型的端侧部署正在突破实时性瓶颈，功能安全成为产品进入市场的硬性门槛。

对于嵌入式工程师而言，Physical AI意味着技能栈的重新组合：电机控制、实时通信、AI部署和功能安全的交叉点，正是这个领域最稀缺的能力所在。地瓜机器人与兆易创新搭建的量产范本，以及Nota在VLA优化上的工程实践，共同指向一个方向：Physical AI的竞争，最终是嵌入式系统工程的竞争。