开源相控阵雷达横空出世！19000星标，一个人从摩洛哥小作坊搞出了10.5GHz军用级探测系统
开源相控阵雷达横空出世！19000星标，一个人从摩洛哥小作坊搞出了10.5GHz军用级探测系统
雷达技术一直被视为"高精尖"领域的明珠——昂贵、封闭、高不可攀。然而一位来自摩洛哥的工程师 Nawfal Motii 正在打破这一局面。他独自打造的 AERIS-10，是一个完全开源的 10.5GHz 相控阵雷达系统，支持脉冲线性调频（PLFM），最远探测距离可达 20 公里，已在 GitHub 斩获超过 19000 颗星标。从原理图到 PCB 布局、从 FPGA 固件到 Python 上位机软件，全部开源。这不仅是一个技术奇迹，更是一场雷达技术"平民化"的宣言。
一、项目背景与目标：让雷达不再是少数人的玩具
雷达（RADAR，Radio Detection and Ranging）通过发射电磁波并接收回波来探测目标的位置、速度和方向。传统雷达系统造价动辄数十万甚至上百万，广泛应用于军事、航空、气象等领域，普通工程师和研究者很难接触。
Nawfal Motii 的目标非常明确：将相控阵雷达技术民主化。他在摩洛哥的一间小作坊里起步，从零开始设计了一整套模块化、可破解、完全开源的雷达平台——AERIS-10。
这个项目面向三类人群：
- 高校研究者：需要一个可自由修改的雷达实验平台
- 无人机初创团队：需要低成本、高性能的探测与跟踪方案
- 资深 SDR（软件定义无线电）爱好者：渴望探索相控阵雷达的前沿玩法
正如项目 README 中所说：“工程师想要的是创造，而不仅仅是购买。”
二、核心技术架构与设计思路
2.1 整体架构：模块化设计，灵活可扩展
AERIS-10 的系统架构分为五大核心子系统：
- 电源管理板：为所有电子元件提供稳压、滤波和上电时序控制（由微控制器确保各电压轨按正确顺序启动与关闭）
- 频率合成器板：采用 ADI 公司的高性能低抖动时钟发生器 AD9523-1，为接收/发射频率合成器（ADF4382）、DAC、ADC 和 FPGA 提供相位对齐的时钟参考
- 主板：整个系统的核心，集成了 DAC、混频器、移相器、前端芯片、FPGA 和微控制器
- 功率放大板（仅限 20km 版本）：搭载 16 颗 10W GaN（氮化镓）功率放大器 QPA2962
- 天线阵列：Nexus 版本采用 8×16 微带贴片阵列；Extended 版本采用 32×16 介质填充缝隙波导阵列
2.2 双版本策略：从 3km 到 20km 的分层定位
| 参数 | AERIS-10N（Nexus） | AERIS-10X（Extended） |
|---|---|---|
| 工作频率 | 10.5 GHz | 10.5 GHz |
| 最大探测距离 | 3 km | 20 km |
| 天线类型 | 8×16 贴片阵列 | 32×16 缝隙波导阵列 |
| 电子波束扫描 | ±45° | ±45° |
| 机械扫描 | 360°（步进电机） | 360°（步进电机） |
| 输出功率 | ~1W × 16 通道 | 10W × 16 通道（GaN） |
| 处理核心 | FPGA + STM32 | FPGA + STM32 |
Nexus 版本降低入门门槛，适合教学和近距离实验；Extended 版本则通过 GaN 功率放大器大幅提升发射功率，将探测距离推至 20 公里，满足实际部署需求。
2.3 信号处理流水线：从波形到目标的六步之旅
雷达系统的灵魂在于信号处理，AERIS-10 的完整处理流程如下：
第一步：波形生成——DAC 产生脉冲线性调频（PLFM）啁啾信号。所谓"啁啾"，就是频率随时间线性变化的脉冲，它能在大大提高距离分辨率的同时保持足够的发射能量。
第二步：上下变频——两颗 LTC5552 微波混频器分别负责将基带信号上变频至 10.5GHz 发射，以及将接收到的回波下变频至中频（IF）进行处理。
第三步：波束成形与电子扫描——4 颗 ADAR1000 四通道移相器控制 16 个天线单元的相位，实现 ±45° 范围内的电子波束扫描，无需机械转动即可快速改变探测方向。
第四步：FPGA 核心信号处理——这是整个系统的大脑，基于 Xilinx XC7A50T FPGA：
- 原始 ADC 数据采集（400MHz 采样率）
- 混合自动增益控制（跨 FPGA/STM32/GUI 三层协作）
- I/Q 正交下变频（将实信号转为复信号，保留相位信息）
- 抽取与滤波（CIC + FIR 级联，降低数据率）
- 脉冲压缩（匹配滤波，提高距离分辨率）
- 多普勒 FFT 处理（提取目标速度信息）
- MTI 动目标显示（对消静止杂波，只保留移动目标）
- CFAR 恒虚警检测（自适应门限，自动判别真假目标）
第五步：STM32 系统管理——微控制器负责上电时序、FPGA 通信、各外设配置（GPS、IMU、气压计、步进电机）、16 路功放偏置电压的闭环校准，以及 8 路热敏电阻的温度监控与风扇控制。
第六步：Python 可视化——上位机通过 USB 接收处理结果，在地图上实时绘制目标轨迹，提供直观的雷达控制界面。
2.4 关键芯片选型一览
| 芯片型号 | 功能 | 数量 |
|---|---|---|
| AD9523-1 | 低抖动时钟发生器 | 1 |
| ADF4382 | 频率合成器（RX/TX） | 2 |
| LTC5552 | 微波混频器 | 2 |
| ADAR1000 | 4 通道移相器（波束成形） | 4 |
| ADTR1107 | 前端芯片（LNA + PA） | 16 |
| XC7A50T | FPGA 信号处理核心 | 1 |
| STM32F746xx | 系统管理微控制器 | 1 |
| QPA2962 | 10W GaN 功率放大器（E 版） | 16 |
这些芯片均来自 ADI、Xilinx、ST 等顶级半导体厂商，体现了项目在成本与性能之间的精妙平衡。
三、关键功能模块逐一解析
3.1 电子波束扫描：没有机械转动，也能"指哪打哪"
传统雷达依靠天线物理旋转来扫描不同方向，速度慢、机械磨损大。AERIS-10 采用相控阵技术，通过调节 16 个天线单元的相位差，使波束在 ±45° 范围内以电子方式快速偏转，相当于"用数学控制方向"。在此基础上，步进电机提供 360° 水平机械旋转，两者结合实现了全向覆盖。
3.2 脉冲线性调频：用小功率"看"得更远
PLFM 是 AERIS-10 的核心调制方式。简单来说，它发射一个频率随时间线性增长的长脉冲（啁啾），在接收端通过匹配滤波器将其"压缩"成窄脉冲。这就像把一张大饼捏成一个小球——发射时能量分散在较长时间内（降低峰值功率要求），接收时又能获得窄脉冲的高距离分辨率。这是现代雷达中最经典的"以小博大"技术。
3.3 MTI + CFAR：从噪声中精准"抓"出目标
雷达回波中充斥着地面、建筑物等固定物体的反射（杂波），以及各种随机噪声。AERIS-10 在 FPGA 中实现了两道"过滤网"：
- MTI（动目标显示）：采用双脉冲对消器，相邻两次回波相减，静止目标（杂波）被抵消，移动目标被保留。
- CA-CFAR（单元平均恒虚警检测）：在每个距离-多普勒单元周围取一圈参考单元，计算平均噪声水平作为动态门限。信号超过门限则判为目标，否则判为噪声。支持 CA（单元平均）、GO（最大值）、SO（最小值）三种模式。
3.4 GPS/IMU 协同定位：每个目标都有地理坐标
系统集成了 UM982 高精度 GPS 模块和 GY-85 惯性测量单元（IMU）。GPS 提供雷达自身经纬度用于地图居中，IMU 提供俯仰/横滚角度用于修正目标坐标计算。此外，BMP180 气压计提供高度参考。这意味着雷达探测到的每个目标都可以标注精确的地理位置。
3.5 混合自动增益控制：三层协作的智能调节
AERIS-10 实现了跨 FPGA、STM32 和 Python GUI 三层的混合 AGC（自动增益控制）环路。FPGA 实时计算信号强度，STM32 调整前端的增益设置，GUI 提供手动干预接口。这种分层设计兼顾了响应速度和灵活性。
3.6 安全保护机制：高功率射频也不能马虎
项目实现了完整的安全架构：
- IWDG 独立看门狗：防止系统死锁
- 紧急停止：一键切断功放供电
- 温度监控：8 路热敏电阻实时测温，超温自动启动风扇
- 功放偏置闭环校准：启动时自动校准 16 路功放的静态电流
四、安装部署与使用方法
4.1 前置要求
- 对雷达基本原理有基本了解
- 具备 PCB 焊接与组装经验（硬件搭建）
- Python 3.8+（运行 GUI 上位机）
- Vivado 开发环境（如需修改 FPGA 信号处理逻辑）
4.2 硬件搭建五步走
- 订购 PCB：生产文件位于
/4_Schematics and Boards Layout/4_7_Production Files - 采购元件：BOM（物料清单）和 CPL（贴片坐标）文件与生产文件同目录
- 焊接组装：参考
/4_Schematics and Boards Layout/4_6_Schematics中的原理图进行组装 - 选择天线：根据目标版本（Nexus/Extended）选择对应的天线阵列文件
- 安装外壳：机械图纸位于
/8_Utils/Mechanical_Drawings
4.3 仓库结构速览
项目采用严格的目录组织规范，关键路径如下：
docs/：发布版文档（系统架构、实施日志、调测指南、测试报告、发布说明）4_Schematics and Boards Layout/：原理图、PCB 布局、BOM、生产文件5_Simulations/：仿真脚本与生成输出8_Utils/：机械图纸、天线阵列图片等9_Firmware/：FPGA 代码（VHDL/Verilog）、STM32 固件、构建脚本
4.4 开源协议：硬件与软件分开授权
这是该项目的一个亮点实践。硬件设计文件（原理图、PCB、BOM、机械图纸）采用 CERN-OHL-P（CERN 开放硬件许可证 v2 宽松版），这是由欧洲核子研究组织（CERN）制定的专业开源硬件协议，包含明确的专利保护和责任限制。而软件部分（FPGA 代码、STM32 固件、Python GUI）则使用 MIT 许可证，保持最大灵活性。
最初整个项目采用 MIT 协议，在社区建议下（特别感谢 gmaynez），作者意识到 MIT 对物理硬件缺乏法律保护，遂改用 CERN-OHL-P，体现了项目治理的成熟与严谨。
五、实际应用场景与适用领域
5.1 无人机探测与跟踪
20km 探测距离、电子波束扫描、GPS 坐标标注——这些特性使 AERIS-10 天然适合无人机探测场景。无论是机场周边的"黑飞"监控，还是无人机编队的协同定位，都能派上用场。
5.2 高校教学与科研
对于电子工程、通信工程专业的高校实验室，AERIS-10 提供了一个从硬件到软件的完整雷达教学平台。学生可以实际动手调测 PCB、修改 FPGA 逻辑、分析信号处理算法，其教学价值远超模拟软件。
5.3 SDR 与无线电爱好者
软件定义无线电社区一直在寻找开放的高频段实验平台。AERIS-10 的 10.5GHz 工作频率和完全开源的特性，使其成为 SDR 玩家探索相控阵、波束成形等前沿技术的理想跳板。
5.4 低成本安防监控
在边境、重要设施周边等场景，AERIS-10 的低成本优势使其有可能替代昂贵的地面监视雷达，实现大范围的移动目标监控。
5.5 气象与海洋观测
10.5GHz 频段（X 波段）对雨滴、海浪等中小尺度目标敏感，配合 Doppler 处理能力，AERIS-10 可拓展至降雨监测、海面状态估计等气象海洋应用。
六、开发历程与工程品质
从实施日志中可以看到，项目经历了极其严谨的工程迭代：
- Build 18 → Build 25 的七次大版本迭代，每次都有明确的性能指标变化
- 最差时序裕量（WNS）从 +0.062ns 优化到 +0.132ns，最差保持时间裕量（WHS）稳定在 +0.05ns 以上
- FPGA 回归测试达到 23/23 全部通过，MCU 回归测试 20/20 全部通过
- 引入了真实数据协同仿真框架：用实际 ADC 采集数据同时驱动 RTL 仿真和 Python 参考模型，实现 5137 项数据检查全部比特级精确匹配
- Build 23 曾因 CFAR 噪声计算的关键路径（组合逻辑跨乘法器）导致时序违规（WNS -0.309ns），通过流水线化将路径拆分为两个时钟周期修复
- 所有 7 个架构差距（Architectural Gaps 1-7）已全部关闭
这种堪比军工级的开发严谨性，是项目获得 19000+ 星标的内在原因——不仅"开源了代码"，更"开源了工程方法"。
总结与展望
AERIS-10 是一个真正意义上的"一人军团"奇迹。Nawfal Motii 凭一己之力，在摩洛哥的小作坊中完成了从射频电路设计、FPGA 信号处理、嵌入式系统开发到 Python 上位机软件的全栈工程，并且全部开源。
它用行动证明了一件事：开源硬件有能力挑战传统军工电子领域的封闭格局。当完整的原理图、PCB 设计文件、FPGA 代码和上位机软件都可以在 GitHub 上自由获取时，雷达技术就不再是少数国防承包商的专利。
当然，项目目前仍处于 Alpha 阶段，部分功能还在开发中。作者也表示欢迎射频工程师、FPGA 开发者、软件工程师和 Beta 测试者参与贡献。如果你对雷达技术充满好奇，这可能是你近十年来能遇到的最好的动手学习机会。
项目地址：https://github.com/NawfalMotii79/PLFM_RADAR
在线文档：https://NawfalMotii79.github.io/PLFM_RADAR/docs/
作者：Nawfal Motii，ABAC INDUSTRY（http://www.abacindustry.com）
开源协议：硬件 CERN-OHL-P / 软件 MIT
DAMO开发者矩阵，由阿里巴巴达摩院和中国互联网协会联合发起，致力于探讨最前沿的技术趋势与应用成果，搭建高质量的交流与分享平台，推动技术创新与产业应用链接，围绕“人工智能与新型计算”构建开放共享的开发者生态。
更多推荐
10
0- 0
已为社区贡献3条内容
所有评论(0)