TPS61021升压芯片实战:3A输出下的电感选型与热管理全攻略
TPS61021升压芯片实战:3A输出下的电感选型与热管理全攻略
在便携式设备与物联网终端的电源设计中,工程师们常常面临一个核心挑战:如何在极低的输入电压下,稳定、高效地输出高达3A的电流。这不仅仅是选择一个高性能芯片那么简单,它更像是一场对设计者综合能力的考验——从电感饱和电流的精确计算,到高频开关下电容的微妙平衡,再到紧凑封装在高温环境下的热量博弈。TPS61021以其0.5V的超低启动电压和高达3A的开关电流能力,成为了这类苛刻应用的明星选择。然而,数据手册提供的往往是理想条件下的参数,当你的项目要求将这颗小巧的WSON-8芯片推向其极限,例如在125°C的环境温度下持续输出3A时,手册里的“推荐值”就可能变成一个个潜在的陷阱。
本文将抛开常规的应用笔记式复述,直接切入实战中最棘手的几个维度。我们将基于实验室实测数据,深入探讨在3A满载输出时,如何避免电感饱和这个“沉默的杀手”;对比分析2MHz与1MHz开关频率对周边器件,尤其是电容选型的颠覆性影响;并最终聚焦于WSON封装在高温环境下的生存之道,分享从PCB布局到散热处理的优化方案。无论你是正在为下一代智能穿戴设备寻找电源方案,还是在优化工业传感器节点的功耗与体积,这里提供的思路和实测经验,或许能帮你绕过几个深夜调试的“大坑”。
1. 超越数据手册:3A输出下的电感饱和电流精确计算
很多工程师在选型电感时,会直接参考数据手册的推荐列表,或者简单地用公式计算一个峰值电流,然后选择一个标称饱和电流略高于此值的电感。这种做法在中等负载下或许可行,但在3A的极限输出场景下,很可能导致系统在高温或输入电压跌落时意外失效。问题的核心在于,我们通常计算的是室温下的理论峰值电流,而电感的关键参数——饱和电流(Isat)和温升电流(Irms)——会随着温度和直流偏置发生显著变化。
首先,我们必须重新审视TPS61021在3A输出时的实际工作状态。芯片的3A限流点是谷值电流限制,这意味着电感的峰值电流会更高。计算峰值电流(Ipeak)的经典公式如下:
I_L_avg = (V_OUT * I_OUT) / (V_IN * η)
ΔI_L = (V_IN * D) / (L * f_SW)
I_peak = I_L_avg + ΔI_L / 2
其中,D = 1 - (V_IN * η / V_OUT)。假设一个典型场景:V_IN=2.4V, V_OUT=3.3V, I_OUT=3A, η=90%, f_SW=2MHz, L=0.47µH。代入计算后,平均电感电流I_L_avg约为4.58A,纹波电流ΔI_L约为1.21A,因此峰值电流I_peak将达到约5.19A。
注意:这里的效率η取值90%是基于典型情况。在实际高温、满载条件下,效率可能会下降至85%甚至更低,这将导致平均电感电流进一步增大。因此,在计算最坏情况时,建议使用85%的效率值进行核算。
这个5.19A的峰值电流就是我们的第一个设计基准。但故事远未结束。电感制造商给出的饱和电流通常是在室温(25°C)下,电感值下降30%(或20%)时对应的电流值。然而,电感在通过大直流电流时自身会发热,其核心温度可能远高于环境温度。一旦温度升高,磁芯材料的饱和磁通密度会下降,导致电感在更低的电流下就进入饱和状态。这种现象被称为热致饱和。
因此,一个更保险的选型策略是:
- 计算最坏情况峰值电流:使用最低输入电压、最高输出电压、最大负载电流以及保守的效率值(如85%)进行计算。
- 预留充足降额裕量:选择的电感,其在最高工作温度下的饱和电流值应至少高于计算峰值电流的20%-30%。这意味着你需要仔细查阅电感规格书,找到其饱和电流随温度变化的曲线图。
- 关注直流电阻(DCR):DCR直接影响电感的铜损和温升。在3A输出下,即使DCR只有20mΩ,其损耗也高达P = I² * R = 3² * 0.02 = 0.18W。对于一个小尺寸电感来说,这个发热量不容小觑。高DCR会导致电感自身温度飙升,进而触发上述的热致饱和。
下表对比了两种常见尺寸(3.3x3.3mm和2.5x2.0mm)的0.47µH电感在关键参数上的差异,这直接影响其在3A应用中的适用性:
| 参数 | 型号A (3.3x3.3mm) | 型号B (2.5x2.0mm) | 对3A应用的影响分析 |
|---|---|---|---|
| Isat (25°C) | 7.5A | 6.0A | 型号A的初始裕量更大,更能耐受计算峰值电流。 |
| Irms (25°C) | 6.0A | 4.5A | 型号B的Irms已接近平均电流4.58A,温升会很高。 |
| DCR (典型) | 18mΩ | 25mΩ | 型号B的铜损高约39%,在3A下多损耗0.1W以上,发热严重。 |
| 热阻Rth | 40°C/W | 55°C/W | 型号B散热能力更差,结合更高的损耗,温升会非常显著。 |
从表格可以清晰看出,为了追求小体积而选择型号B这样的电感,在3A持续输出时风险极高。其Irms余量不足,DCR和热阻都更高,极易因过热导致性能下降甚至饱和。在实际项目中,我通常会选择Isat在7A以上、DCR低于20mΩ、封装不小于3.3x3.3mm的电感,并为它预留足够的PCB散热面积。
2. 开关频率的抉择:2MHz vs 1MHz对无源器件的连锁影响
TPS61021有一个容易被忽略的特性:其开关频率会随输入电压变化。当V_IN > 1.5V时,频率为2MHz;当V_IN在1V至1.5V之间时,频率线性下降;当V_IN < 1V时,频率锁定在1MHz。这个特性旨在低电压时提升效率,但它给我们的器件选型,尤其是电容选型,带来了复杂的影响。我们不能只按2MHz来设计,还必须保证系统在1MHz下也能稳定工作。
输出电容(Cout)的选型是重灾区。输出电容的主要作用是滤除开关纹波和提供负载瞬态电流。其所需容值直接与开关频率相关。根据纹波电压公式推导,满足特定纹波要求所需的最小电容为:
C_OUT(min) = (I_OUT * D) / (f_SW * V_RIPPLE)
其中V_RIPPLE是允许的峰峰值纹波电压。假设我们要求纹波小于30mV,在2MHz频率、D=0.3时,计算出的最小电容约为15µF。然而,这只是理论起点。我们必须考虑陶瓷电容的直流偏置特性:一个标称22µF/6.3V的X5R电容,在施加3.3V直流电压后,其有效容值可能只剩下10-12µF。因此,我们通常需要选择标称值两到三倍的电容。
但问题在于频率切换。当开关频率从2MHz降至1MHz时,为了维持相同的纹波水平,理论上电容需要增大一倍。如果你的设计在2MHz时电容余量刚刚好,那么在电池电压降低、频率切换到1MHz后,输出纹波可能会超标。更棘手的是环路稳定性。TPS61021的内部补偿是针对一定范围的输出电容优化的。过大的输出电容会降低环路带宽,影响瞬态响应;而过小的电容在低频(1MHz)下可能导致相位裕度不足,引发振荡。
一个稳健的设计策略是:
- 以更低的开关频率(1MHz)作为纹波计算的基础,确保在整个输入电压范围内纹波都达标。
- 优先使用多个中等容值的电容并联,而非单个大电容。这可以降低ESL(等效串联电感),对高频噪声抑制更好。例如,使用两个22µF电容并联,比单个47µF电容效果更优。
- 必须验证1MHz下的环路稳定性。可以通过在负载端施加一个阶跃跳变(例如从1.5A跳到3A),用示波器观察输出电压的恢复情况。如果出现持续振荡或恢复时间过长,可能需要调整前馈电容Cff。
输入电容(Cin)的选择同样关键。在2MHz高频下,输入电容需要提供低阻抗的开关电流回路。其RMS电流应力很大,计算公式为:
I_Cin(RMS) = I_OUT * sqrt(D / (1-D))
在3A输出、D=0.3时,输入电容的RMS电流高达1.96A。这意味着必须选择具有足够RMS电流额定值的陶瓷电容,并且最好并联多个以分担电流和降低ESR。一个常见的错误是只关注容值,忽略了电容的电流处理能力,导致电容过热失效。
3. WSON封装的散热实战:从PCB布局到实测温度控制
TPS61021采用2mm x 2mm的WSON-8封装,底部有一个裸露的散热焊盘(Thermal Pad)。在3A输出、高环境温度(如125°C)的应用中,散热是设计成败的决定性因素。芯片的功耗主要来自内部MOSFET的开关损耗和导通损耗。即使效率达到90%,在3.3V/3A输出的情况下,总功耗也有约1.1W。对于这么小的封装,如何将这部分热量有效地散发到环境中,是极大的挑战。
数据手册给出的结到环境热阻(RθJA)通常是在JEDEC标准测试板上测得的,数值可能高达50°C/W以上。这意味着,如果芯片自身功耗为1W,仅凭封装自身,结温就会比环境温度高50°C。在125°C环境温度下,结温将超过175°C,触发热关断(典型值150°C)。因此,完全依赖芯片封装自身散热是行不通的,必须依靠PCB作为主要散热途径。
优化的核心在于最大化PCB的散热能力。以下是经过多个项目验证的有效措施:
-
散热焊盘处理:
- 必须在PCB顶层为散热焊盘设计一个与之大小匹配的铜箔区域,并确保用多个过孔(建议至少9个)连接到PCB内层和底层的大面积接地铜皮。这些过孔是热量向下传导的关键通道。
- 过孔要尽可能填满阻焊油,或者使用树脂塞孔并电镀填平,以优化热传导。简单的通孔其热阻会高很多。
- 散热焊盘上的锡膏量要充足,确保焊接后芯片与PCB铜面充分接触,避免空洞。
-
PCB层数与铜厚:
- 在高温高功率应用中,强烈建议使用至少2盎司(70µm)铜厚的PCB。更厚的铜箔能显著降低热阻。
- 如果空间和成本允许,使用4层板,并将中间的两个内层也作为完整的地平面,并通过过孔阵列与顶层散热焊盘区域连接,形成立体的散热通道。
-
布局与布线:
- 将输入电容(Cin)和输出电容(Cout)尽可能靠近芯片的VIN/PGND和VOUT/PGND引脚放置。这不仅能减少寄生电感,改善EMI和瞬态响应,这些电容的接地端也是重要的散热节点。
- 避免在芯片正下方的底层放置走线或其他器件。应保持底层对应区域为完整的、裸露的铜皮(可做开窗处理),以利于空气对流散热。如果设备结构允许,甚至可以在这个区域涂抹导热硅脂并接触金属外壳。
为了量化散热效果,我们在高温箱中进行了实测。测试条件:V_IN=2.4V, V_OUT=3.3V, I_OUT=3A, 环境温度TA=85°C。对比两种PCB设计:
- 设计A:使用1盎司铜厚,散热焊盘仅通过4个小过孔连接到底层地。
- 设计B:使用2盎司铜厚,散热焊盘通过一个6x6的过孔阵列(36个过孔)连接到多层地平面,且底层对应区域开窗。
使用红外热像仪测量芯片表面温度(近似结温Tj):
- 设计A的芯片表面温度稳定在142°C。
- 设计B的芯片表面温度仅为108°C。
两者温差高达34°C!这直接决定了芯片能否在更高环境温度下可靠工作。设计B的结温升(Tj - TA)为23°C,由此可反推其实际的有效热阻RθJA_eff约为23°C/W,远优于标准测试板的数据。这个案例清晰地表明,精心的PCB热设计可以将芯片的有效热阻降低一半以上,这是实现高温环境下大电流输出的关键。
4. 数据手册未明说的瞬态响应与实测陷阱
数据手册会给出典型的性能曲线,但当你真正搭建电路并测试时,可能会发现一些“意外”。特别是在负载剧烈变化的瞬态响应上,有几个细节手册不会强调,却对系统稳定性至关重要。
首先是轻载到重载的阶跃响应。当负载电流从几十毫安突然跳到3A时,输出电压会有一个跌落(Undershoot),然后恢复。这个跌落的幅度和恢复时间,除了受输出电容影响,还与前馈电容(Cff)的取值密切相关。TPS61021的补偿网络依赖于这个前馈电容来提供相位提升。根据公式,Cff通常取几十到几百皮法。但在实际调试中,我发现:
- Cff取值偏小(如10pF):相位裕度可能不足,导致恢复过程有轻微振荡。
- Cff取值偏大(如1nF):虽然恢复更平滑,但会过度压低环路带宽,使得跌落幅度更大,恢复时间更长。
最佳的调试方法是用网络分析仪测量环路的波特图,但大多数工程师不具备这个条件。一个实用的土方法是:用电子负载设置一个从轻载到满载的周期性阶跃(例如1kHz方波,占空比10%),用示波器高分辨率观察输出电压波形。微调Cff的容值,找到一个平衡点,使得跌落幅度在可接受范围内(例如不超过5%),且恢复过程干净利落,没有振铃。
另一个陷阱是“直通模式”(Pass-through Mode)下的切换。当输入电压高于设定输出电压时,TPS61021会进入直通模式,内部高端PMOS导通。当输入电压下降需要重新开始升压切换时,这个切换过程如果处理不好,会在输出电压上产生一个毛刺。我们曾在一个由超级电容供电的系统中遇到这个问题:在超级电容放电过程中,电压缓慢下降,在穿越输出电压设定值的临界点附近,系统会频繁进出直通模式,导致输出有数十毫伏的周期性噪声。
解决方案是在反馈电阻分压网络上并联一个小的滤波电容(例如10pF到100pF),或者在EN引脚增加一个小的RC延迟电路,来减缓模式切换的速度,避免快速来回切换。但这需要谨慎,避免影响正常的使能功能。
最后,分享一个可复用的设计检查清单,在完成TPS61021的3A输出设计后,建议逐项核对:
- [ ] 电感:标称饱和电流(室温)是否 > 1.3 * 计算最坏情况Ipeak?直流电阻DCR是否 < 20mΩ?物理尺寸是否允许足够的散热?
- [ ] 输出电容:有效容值(考虑直流偏置后)在1MHz下是否满足纹波要求?是否使用多个电容并联以降低ESL?布局是否紧靠VOUT和PGND引脚?
- [ ] 输入电容:RMS电流额定值是否 > 2A?是否采用多个陶瓷电容并联?大容量储能电容是否已添加以抑制长导线引入的振铃?
- [ ] 前馈电容Cff:是否根据输出电容大小计算并经过瞬态负载实验验证?波形是否干净无振荡?
- [ ] PCB散热:芯片散热焊盘是否通过充足过孔连接到多层地平面?PCB铜厚是否≥2盎司?底层对应区域是否作为散热区域保持空旷?
- [ ] 反馈网络:上分压电阻R1是否在合理范围(如100kΩ级)以避免过大漏电流影响?走线是否远离噪声源(如电感、SW节点)?
- [ ] 开关节点(SW):SW引脚到电感的走线是否尽可能短而宽?是否避免在SW节点下方或附近走敏感的信号线?
电源设计,尤其是这种高压差、大电流的升压设计,从来都不是简单的公式套用。它需要理论计算、器件深挖、布局艺术和实验验证的结合。TPS61021是一颗能力强大的芯片,但把它用对、用好、用到极限,考验的是设计者对每一个细节的掌控。希望这些从实验室里摸爬滚打出来的经验,能让你在下次面对类似挑战时,多一份从容,少踩一个坑。毕竟,稳定的电源才是整个系统可靠运行的基石。
DAMO开发者矩阵,由阿里巴巴达摩院和中国互联网协会联合发起,致力于探讨最前沿的技术趋势与应用成果,搭建高质量的交流与分享平台,推动技术创新与产业应用链接,围绕“人工智能与新型计算”构建开放共享的开发者生态。
更多推荐


所有评论(0)