集成电路的图形通过光刻技术在晶圆上形成。这一关键制造流程的各个步骤列于表 1中。

1. 光刻技术的各个步骤

光刻（Photolithography）—— 一种利用光学方法，将电路图形从被称为 ** 掩模（mask）或掩模版（reticle）** 的母版图像转移到晶圆上的技术。光刻是目前几乎所有集成电路制造所采用的图形化方法。

表1  光刻技术

增粘处理（Adhesion Promotion）：光刻工艺在一种名为  光刻胶（resist）的特种材料薄膜中形成集成电路图形，该薄膜被涂覆在用于制作电路的晶圆表面。未经处理的硅或含硅材料（如二氧化硅、氮化硅）表面，通常无法使光刻胶良好附着。为确保光刻胶与晶圆表面的粘附性，需在涂覆光刻胶前对晶圆表面进行预处理。

光刻胶涂覆（Resist Coat）：光刻胶通常由有机聚合物溶解在溶剂中制成。涂覆时，先将少量液态光刻胶滴注到晶圆表面，随后晶圆绕其中心轴高速旋转。在离心力作用下，多余的光刻胶被甩离晶圆，同时溶剂蒸发，最终在晶圆表面留下一层薄的固态光刻胶薄膜（厚度通常为 0.1–2 微米）。

软烘（Softbake）：光刻胶涂覆完成后，其密度往往不足以支撑后续工艺。软烘的目的是提高光刻胶薄膜的密度，并去除其中残留的溶剂。

对准（Alignment）：集成电路的制造需经过一系列图形化步骤，每个步骤通常先进行光刻，再执行蚀刻或离子注入。图形化步骤之间可能还会涉及薄膜沉积、平坦化等其他工艺。每一层新的图形都必须精准覆盖在先前的图层之上，这一过程通过专用设备在对准步骤中完成，以实现新图层与晶圆上已存在电路图形的精确套准。

曝光（Exposure）： 光刻胶（Photoresist）是一类在光照下会发生光化学反应的材料，主要分为正性光刻胶（positive resist）和负性光刻胶（negative resist）两种。正性光刻胶在未曝光时，通常不溶于被称为显影液（resist developer）的化学试剂，但经光照曝光后会变得可溶；负性光刻胶则表现出相反的特性：未曝光时可溶于显影液，曝光后则变得不可溶。通过对光刻胶进行选择性曝光（部分区域曝光，部分区域不曝光），即可在光刻胶薄膜中形成电路图形。在光学光刻中，这种选择性曝光通过掩模成像实现。光掩模（Photomask）是一块玻璃基板，其表面部分区域覆盖有不透明材料（通常为铬），这些不透明区域已根据电路图形的设计被去除。当光线照射到掩模上，再将透过掩模的图像投射到光刻胶薄膜上时，电路某一层的图形便被转移到了晶圆表面的光刻胶上。

曝光后烘（Post-Exposure Bake, PEB）：这是一个可选的烘烤步骤，用于促进光刻胶薄膜内的进一步化学反应或成分扩散。曝光后烘的具体作用将在后续的文章中持续讨论。

显影（Development）：该步骤根据光刻胶是否经过曝光，将相应区域的光刻胶去除，从而显露出所需的图形。

测量与检测（Measurement and Inspection）：这是一项可选操作，通过测量确定晶圆上的光刻胶图形尺寸是否符合要求、与先前图形的套准是否精确，以及是否存在明显缺陷。这些测量结果可用于工艺控制或晶圆质量判定。

硬烘（Hardbake）：这是另一个可选工艺。由于带有光刻胶图形的晶圆在光刻步骤后，通常会立即进入蚀刻或离子注入工序，硬烘的目的是去除光刻胶中的挥发性有机物质和水分，以保证蚀刻和离子注入设备的真空环境完整性。硬烘所需的温度通常较高，会导致光刻胶的光化学性能退化。若在显影步骤前进行高温硬烘，光刻胶将无法正常显影。因此，尽管硬烘可能在测量与检测步骤之前进行，但它通常是光刻流程的最后几个步骤之一。

图1：在集成电路中为晶体管建立电气连接所采用的步骤。

图2：在晶圆步进光刻机上对涂胶晶圆进行的曝光操作

通过了解用于实现集成电路晶体管电接触的沉积 - 光刻 - 蚀刻步骤序列（图 1），可以更好地理解光刻工艺在整个集成电路制造中的核心作用。晶体管制作完成并被绝缘氧化物或其他合适的电介质覆盖后，需要进行电互连。

（1）首先，在晶圆表面涂覆光刻胶，然后在需要与晶体管建立电接触的位置对光刻胶进行曝光。

（2）正性光刻胶通常用于制作电接触结构；曝光后的光刻胶经显影去除，露出下方需要建立电接触位置的氧化物层。

（3）将晶圆置于氧化物蚀刻剂环境中，被光刻胶覆盖的氧化物区域受到保护而不被蚀刻，而需要电接触的区域的氧化物则被去除。

（4）在形成的接触孔中填充金属，即可实现与晶体管的电连接。

2. 光刻步进方式

用于将掩模上的电路图形投射到涂有光刻胶的晶圆上的核心设备是晶圆步进机（wafer stepper）。晶圆步进机主要有两种结构形式 ——分步重复式（step-and-repeat）和分步扫描式（step-and-scan）。在分步重复式系统中，晶圆被定位在透镜下方，使待曝光图层的投射图像能够精确套准在晶圆上已有的图形之上（图 2）。

当晶圆完成定位和聚焦后，照明系统中的快门打开，光线透过光掩模。随后，透镜将掩模上的图形成像到晶圆表面。该图像在水平方向上会按N:1的比例缩小，其中N为透镜的缩小倍率。在当前的先进系统中，N 最常见的取值为 4；而主要为提高生产效率设计的步进机，其 N 值通常为 1、2 或 2.5。较大的 N 值具有显著优势：它能将掩模版上的线宽偏差和套准误差对晶圆图形的影响缩小 N 倍，同时也能将掩模版上的缺陷尺寸缩小，使其常低于透镜的分辨率极限。首款商用晶圆步进机 GCA DSW4800 的 N 值为 10，但随着芯片尺寸的增大，为避免掩模尺寸过大，N 值不得不减小。多年来，大多数步进机的透镜缩小倍率为 5，而从 20 世纪 90 年代初开始，N=4 的系统逐渐出现，并成为当前所有先进系统的标准配置。对于给定的掩模尺寸，较小的 N 值可以在晶圆上实现更大的曝光区域，因此主打高生产效率（而非追求最精细图形）的系统通常采用 N<4 的设计。更大的曝光区域意味着完成整个晶圆的图形化所需的曝光次数更少，从而有望提高设备的吞吐量。

图3 分步重复式与分步扫描式配置

由于投影光学系统的缩小作用，晶圆步进机每次只能曝光晶圆的一部分区域（称为曝光场（exposure field））。一个曝光场完成曝光后，晶圆会通过超高精度的载物台移动，使另一部分区域进入曝光位置。这一曝光 - 步进的过程不断重复，直到整个晶圆完成曝光。在典型的缩小投影步进机中，载物台在固定垂直安装的透镜下方沿水平面移动。

在分步重复式系统中，快门打开时，掩模上待曝光的整个区域都会被照亮。而在分步扫描式系统中，快门打开时，只有掩模的一部分区域被照亮，因此晶圆上的曝光场也只有一部分被曝光（图 3）。分步扫描系统在任意时刻的曝光区域通常是一个狭窄的矩形，称为狭缝（slit）。通过掩模和晶圆的同步扫描，最终完成整个曝光场的曝光。掩模载物台的扫描速度必须是晶圆载物台的 N 倍（N 为透镜缩小倍率）。这种制造方法的效率极高，因为大量电路图形可以并行完成图形化。例如，一款 NAND 闪存的存储阵列中，每个存储位需要两个接触孔。采用 34 纳米设计规则时，在分步扫描系统中，一次掩模曝光即可同时对四颗 32Gb NAND 闪存芯片进行图形化。这意味着在约 0.1 秒的单次曝光过程中，可成像超过 2560 亿个接触孔。若将每个接触孔视为一个独立的信息单元，这相当于每秒超过 2.5 万亿比特的信息传输速率。此外，随着光刻工艺能够制作更小的图形特征，这一信息传输速率还在持续提升。由图形尺寸缩小驱动的信息传输速率提升，是微电子制造成本不断降低的关键因素。

后面将对光刻工艺的每个步骤进行逐一探讨，请各位耐心等待。