外部栅极驱动电阻器在限制栅极驱动路径中的噪声和振铃方面发挥着至关重要的作用。如果没有尺寸合适的栅极电阻器，寄生电感和电容、高 dv/dt 和 di/dt 以及体二
极管反向恢复可能导致不良行为。

图 1 描绘了栅极驱动路径中的常见元件：栅极驱动器的内部电阻、外部栅极电阻以及 MOSFET 或 IGBT。RGATE 是可调整栅极驱动波形的唯一组件。

图 2 显示了寄生电感及其对由较长布线长度和不良PCB 设计产生的栅极驱动波形的影响。

这些寄生效应会在栅极驱动回路中引起振荡，并通过谐振电路进行建模。不过，输入电容 CISS (CGD + CGS) 和源极电感 LS 之间原本非常高的 Q 谐振可通过回路的串联电阻分量 RG(RG = RHI 或 LO+RGATE+RG,I) 进行衰减。

选择使用最优的栅极电阻器是实现高性能设计的关键。如果未经优化，小电阻值不但会导致栅极驱动电压波形产生过冲，还会导致加快开通速度。此外，较高的电阻值会导致振荡过阻尼并延长开关时间，对于栅极驱动设计没有太多好处。

选择一个可使设计的品质因数 Q 介于 0.5（临界阻尼）到 1（欠阻尼）之间的栅极电阻器。如果品质因数大于0.5，则可以根据需要加快开通和关闭速度。首先记下不
带外部电阻的栅极驱动振铃。这便是 公式 1 中使用的振铃频率 fR。MOSFET 或 IGBT 数据表提供了输入电容CISS，利用该值可计算源极电感 LS。

针对欠阻尼或临界阻尼性能，确定串联电阻 RG 何时等于或两倍于电感器的电抗。然后，通过从总串联电阻中减去内部栅极驱动和晶体管栅极电阻，即可求出外部栅
极电阻。

上面的方法是一个迭代过程，该过程从 0Ω 的外部栅极电阻开始，根据振铃频率、源极电感和输入电容来计算新的外部栅极电阻值。

在下图中，使用了两个由 15V 电源驱动的 UCC5310MC 栅极驱动器驱动两
个具有典型内部栅极电阻 RG,I (1.4Ω) 的 100V MOSFET CSD19536KCS。

由于 CSD19536KCS MOSFET 的内部栅电阻相对较小，因此选择了使用它来显示添加外部栅电阻的效果。如果 MOSFET 或 IGBT 的内部栅极电阻足够大，则可
能不需要外部栅极电阻。

在 0Ω 时，栅源波形上会出现不必要的振铃。CSD19536KCS MOSFET 的内部栅极电阻不足以抑制图 4 中的振荡。

使用 3.57MHz 振铃频率和 9250pF 输入电容，使用上述公式可确定临界阻尼电阻值。不要忘记从该计算结果值中减去串联电阻元件阻值 RG,I 和 RHI 或 LO。
图 5 演示了在栅极驱动路径上添加 7Ω 电阻器的效果（使波形严重衰减）。

外部栅极电阻器的选择将影响三个方面：驱动电流、栅极驱动器功耗以及上升和下降时间。图 4 和 图 5 显示了栅极电阻器的阻尼效应及其对上升和下降时间的影
响。

如果添加优化的栅极电阻后，上升和下降时间太慢，则另一种选择是将 Q 因数设置为 1 计算栅极电阻。这将促成欠阻尼解决方案，但应谨慎操作以防止过冲或下
冲。如果无法正常工作，请查看栅极驱动器的拉电流和灌电流，并找到一个峰值电流更大的器件来代替它。这将会以更快的速率对 FET 进行充电和放电，但需要一个
新的优化栅极电阻器来防止过冲。

通常，减少来自 图 3 所示串联 RLC 电路的振铃的另一种方法是最大限度降低高侧晶体管源极到低侧晶体管源极之间的回路电感。将对晶体管栅极进行充电和放电的
高峰值电流限制在最小的物理区域内至关重要。栅极驱动器必须放置在尽可能靠近晶体管的位置，以减少寄生效应。

栅极驱动设计的外部栅极电阻元件之所以如此重要，是因为我们需要在快速上升和下降时间与振荡之间做出权衡。

选型参考：