LVDS数据接收（1）

FPGA通过LVDS信号接收图像数据

我是一个高手！ · 2024-09-06 16:46:48 发布

使用PLL对输入的LVDS时钟信号进行接收，实现差分转单端和时钟锁定功能。
使用IBUFDS原语对输入的LVDS数据信号进行接收，实现差分转单端功能。
例化1个IDELAYCTRL原语，参考时钟使用200MHz。
例化N个IDELAYE2原语，对转换成单端信号的N个LVDS数据通道进行延时调整。这个原语中主要是通过rst、ce、inc三个控制信号实现输入数据的延时调整。
例化N个IDDR原语，用于对延时后的数据通道进行双边沿采样，采样后输出Q1和Q2信号。
通过移位方式实现Q1和Q2信号的串并转换。
位训练，对串并转换后的数据进行采样，通过IDELAYE2原语对输入数据进行微调，实现采样边沿两侧至少各有F个延时余量，进而保证每次采样都可以得到相同的数据。
字训练，通过bit_slip操作实现N个通道都采样到训练字。
通道训练，通过延时操作实现每个通道都采样到正确的图像数据。这个主要是通过一个同步信号控制探测器输入一个训练字，然后统计各个通道是经过几个时钟才接收到训练字，用于调整通道对齐。
上述操作都结束后，就可以将接收的图像存入乒乓RAM中，用于后续图像处理。