仿真建模

想进行SI/PI/EMC仿真，需要对分析的对象进行虚拟建模；SI/PI/EMC仿真的对象一般是PCBA,即复杂的电路板系统。建模的对象涉及到：①离散器件：电容、电阻、电感等；②无源互连（pcb板子上的信号线、电源线、连接器）：pcb铜箔、封装基板、绝缘介质等；③有源器件：各种芯片。

一般的EDA仿真工具会对离散器件进行一些建模，包括一些高频的集成参数等等。

厂工具会对无源互连部分各个对象相应的材质进行建模，可以使用厂分析工具抽取相应的模型，比如前面所提到的s参数等等。

本文重点讲有源器件的建模，对比pcb板子上芯片有源器件一般采用两种模式建模，一种是晶体管级的建模，一种是行为级的建模。

晶体管级建模，对pcb中所有的晶体管进行一个详细的建模，然后定义相关的半导体参数，工作原理图。（较详细记载芯片器件内部功能以及构成，相关半导体的制造参数）

行为级建模，把芯片作为一个黑盒子，不关注内部电路搭建方式，仅关注对外的电气特性、输入输出特性。（仅io输入输出特性）

半导体厂商更多提供行为级模型，这样比较好的保护自身的知识产权。

芯片有源模型

Spice : Simulation program with integrated circuit emphasis晶体管级仿真（电路级），这种仿真算法中所使用的电路模型都是最基本的元件和单管。SPICE是最为普通的电路级模拟程序。

IBIS:I/O Buffer Information Specification 一种基于V/I曲线的对I/O BUFFER快速准确建模的方法，是反映芯片驱动和接收电气特性的一种国际标准，提供一种标准的文件格式来记录如驱动源输出阻抗、上升/下降时间及输入负载等参数。（也是目前绝大多数仿真工具支持的文件格式）

IBIS-AMI：是IBIS的扩展，提供算法建模接口，实现更好的芯片功能建模。例如电路均衡（高速串性电路上芯片内核的技术）。

Spice &  IBIS 模型

左边为简单的spice cmos buffer模型，包含pmos\nmos的场效应管和两个二极管，芯片的内部有一些逻辑输入，会对pmos和nmos进行开通和关断切换,从而在信号线上发送一些上升沿和一定幅度的数字信号出来。那么需要对每一个晶体管级进行建模，包含管子的半导体参数，二极管的参数，仿真时才能准确描述特性出来。

对于IBIS模型，通过基于V/I、V/T曲线对芯片输入、输出特性进行一个建模。逻辑输入--使能--包含内容（ramp up 曲线V（t），等效于需要对晶体管的开通关断的特性进行描述; ramp down曲线V(t),对nmos的晶体管的开通关断的特性进行描述；pull up对管子的下拉和上拉的v(i)特性描述；power clamp 对二极管进行相应的描述；ibis通过V(i)曲线做成表格的形式模拟出内部输入输出的特性，)除此之外，ibis也可以定义一些内核的一些电容，和一些芯片pin脚封装的特性。

IBIS model example

1.头文件: 包含了IBIS的版本、文件名、日期、版权等信息

2.器件描述: 包含器件模型名称、器件名称、厂商、封装和引脚等信息

package关键字分析ibis模型值之后识别到芯片携带的电阻、电容、电感，针对不同芯片之间的差异采用不同的值（min\typ\max），大多数情况下为typ模式。

DevicePin pin脚携带的不同的值

3.模型描述:定义了模型对应的缓冲器类型、Pulldown、Pullup、 Power_Clamp、Gnd_Clamp的IlV数据表；Ramp数据；描述波形上升／下降沿的VIT数据表等