1. 基本概念

芯片封装于外部保护壳中，以保护芯片内部电路并提供外部引脚用于连接电路的一种封装技术。芯片的封装技术从DIP，QFP, PGA, BGA, 到CSP到MCM等，技术指标一代比一代现金，包括芯片面积与封装面积之比越来越接近于1。适用频率越高，耐温性能越好；引脚增多，间距减少，重量减少，可靠性提高，使用更方便。

常见的封装包括以下内容

1. DIP封装(Dual In-line Package): 引脚双行排列（双列直插封装），可用于手工焊接于通孔电路
   芯片上的接点用导线连接到封装外壳的引脚上，而引脚通过印刷电路板的导线与其他器件建立连接。封装对CPU和其他LSI（Large Scalc Integrate~on) 集成电路都起着重要作用。
   绝大多数中小规模集成电路（IC）都采用该封装形式，缓存（cache）和早期的内存芯片也是这种封装
   组件封装PQFP（Plastic Quad Flat Package）封装的芯片引脚间距很小、管脚很细，大规模或超大型集成电路都采用封装形式。引脚数一般在100个以上。要用SMD（表面安装设备技术）将芯片与主板焊接起来，不用打孔但要有设计好的管脚焊点；将芯片各脚对准相应的焊点能实现焊接。
   PFP（Plastic Flat Package)封装的芯片与PQFP方式基本相同，唯一的区别是PQFP一般为正方形而PFP可以是正方形也可以是长方形
2. QFP（Quad Flat Package）：方型扁平式封装技术，实现的CPU芯片引脚间距离很小。管教很细，大规模或超大规模集成电路采用该封装形式。引脚数目在100以上，封装CPU时操作方便，可靠性高；封装外形尺寸较小，寄生参数减小适合高频应用；主要适用于SMT表面安装技术在PCB上安装布线。
3. PGA插针：插针网格阵列封装，主要应用于微处理器领域。该技术将芯片封装在此片内，底部排列成方针形插入专用插座实现快速安装，插拔便捷、可靠性高、适应高频工作等特性，早期Intel 80486、奔腾等均采用此封装形式。随着集成度要求提升技术在笔记本领域淘汰但桌面处理器领域仍在应用。
   每个方形阵列插针设计，每个插针间隔分布在芯片四周通过垂直插接方式实现与电路板的物理连接。封装基板采用此片具备更好的高频信号传输稳定性。与双列直插封装比，单位面积可布置更多引脚，端口密度提升约40%
4. BGA：球栅阵列（Ball Grid Array）封装技术为应用在集成电路上的一种表面黏着技术，此技术常用来永久固定如微处理器之类的的装置。BGA封装能提供比其他如双列直插封装（Dual in-line package）或四侧引脚扁平封装（Quad Flat Package）所容纳更多的接脚
5. CSP：芯片级封装技术（Chip Scale Package），封装面积与芯片面积比达1:1.14，体积仅为BGA封装的三分之一至十分之一。信号传输延迟降低20%-30%，开关噪声控制在极低水平；热阻最低可达4.2℃/W，显著提升散热效率。目的是在使用大芯片(芯片功能更多，性能更好，芯片更复杂)替代以前的小芯片时，其封装体占用印刷板的面积保持不变或更小。正是由于CSP产品的封装体小、薄，因此它的手持式移动电子设备中迅速获得了应用
6. MCM：MCM技术（多芯片模块封装）是通过在单一封装体内集成多个芯片实现三维互联的集成电路封装技术，具有提升功能密度、缩短互连长度和降低系统级成本等核心优势。‌该技术采用异构集成架构，广泛应用于人工智能、5G通信、高性能计算等领域，并持续推动半导体封装技术的革新。
   1）三维互联架构：采用TSV（硅芯片）、RDL（重布线层）和倒装焊等工艺实现芯片垂直堆叠，信号传输路径缩短70%以上
   2）基板类型：MCM-C陶瓷基板，导热性高但成本高，MCM-D淀积薄膜羁绊，适合高频应用；MCM-L叠层基板，成本低且易于量产
   

2. 概念辨析

1. 芯片封装与SMT（表面贴装技术）和PTH（通孔插装技术）不同但相关
   1）封装类型（packing）：值芯片Die被封装为独立物理部件（如QFP、BGA、DIP等）属于半导体制造的后道工序
   2）组装工艺（Assembly）：封装好的芯片被安装到PCB上，分为SMT和PTH两种工艺。其中SMT适合小型化、高密度设计（如手机主板）,而PTH适合搞可靠性、大功率场景（如工业设备、连接器等等）
2. 关键区别：PTH封装（如DIP）引脚粗壮，手工焊接方便，但PCB需预留瞳孔、占用空间大，但被淘汰仅用于维修、教育等），而SMT封装（如BGA）无通孔，焊盘在PCB表面适合自动化生产、高频性能更好（引脚更短、寄生效应小）
3. 封装决定芯片形态（如BGA、QFP），而SMT/PTH决定如何焊到PCB上；大部分现代封装（BGA、QFN、CSP）专为SMT设计，仅少数（如DIP）兼容PTH

3. 芯片可靠性测试

1. 可靠性测试的意义：评估产品在特定状态下的寿命影响确认产品质量是否稳定并修正。与功能测试不同，可靠性测试更注重预测产品在长期使用中的表现，帮助客户以最快、经济的方式评估芯片的状况
2. 可靠性的条件与电压、湿度和温度等环境参数有关，不同可靠性针对不同功能的元器件需求。
   常用可靠性项目归类及阐述如下：
   1）信赖性测试：蒸汽锅、热冲击、热应力、推球、加速应力等
   2）温度循环测试：评估芯片封装组件在温度变化下的适应性和稳定性（TCT, Temperature Cycling Test）
   测试内容-与温度循环测试类型，通过将封装体暴露于高低温液体的转换环境中测试其抗热冲击能力。测试旨在评估金属间接口的接触良率。

良率（yied rate)：在集成电路制造中从沙子到成品要经过复杂的工艺流程其中包含成百上千道加工步骤。良率（合格率）=$\frac{完成工艺步骤后测试合格产品数量}{投入加工的产品数量}$，芯片制造是完成一系列工艺后才统计
对于制造行业越早检测出有缺陷的原材料或中间产物避免进入下一流程就越能节约成本。而对于硅晶圆制造、

测试条件：常见的测试条件与温度循环测试相似，使用的是液体介质。失效机制：与温度循环测试相似，包括电路的短路和断路、材料的破坏和结构机械变形。区别在于TCT更偏向芯片封装的测试，而TST偏重于晶圆测试。

晶圆：是指制作硅半导体电路所用的硅晶片，其原始材料是硅。高纯度的多晶硅溶解后掺入硅晶体晶种，然后慢慢拉出，形成圆柱形的单晶硅。硅晶棒在经过研磨，抛光，切片后，形成硅晶圆片，也就是晶圆。国内晶圆生产线以 8英寸和12英寸为主。 [1]
晶圆的主要加工方式为片加工和批加工，即同时加工1片或多片晶圆。随着半导体特征尺寸越来越小，加工及测量设备越来越先进，使得晶圆加工出现了新的数据特点。同时，特征尺寸的减小，使得晶圆加工时，空气中的颗粒数对晶圆加工后质量及可靠性的影响增大，而随着洁净的提高，颗粒数也出现了新的数据特点

3）湿度测试（MSL Test）：检测组件在潮湿环境下的耐腐蚀性和绝缘性能
吸湿敏感、湿度敏感性试验(MSL Test)，即在确认芯片样品是否因含有过多水份，使得在SMT回焊(Reflow)组装期间，造成芯片脱层(Delamination)、裂痕(Crack)、爆米花效应，导致寿命变短或损伤。

湿敏等级区分最大差异是元器件吸湿条件。

测试条件包括以下内容：

4）电压应力测试：验证组件在电压波动或过载情况下稳定性和卡口行
加速应力测试（High Accelerated Temperature and Humidity Stress Test, HAST）
测试内容与目的：在高温高湿以及偏压的环境下测试封装体的抗湿度能力。该测试旨在加速芯片产品的失能过程，评估极端条件下的性能稳定性。

测试应力包括：将封装体置于130度、80%相对湿度的环境中，施加1.1伏特的偏压和2.3个标准大气压的压力
失效机制：线路腐蚀、封装塑料异常
5）机械强度：评估组件在受力情况下的耐久性和抗损坏能力
其他专项测试：热冲击测试、盐雾测试等，针对特定引用场景下的可靠性需求
6）标准和规范：国际电工委员会（IEC）、美国军规（Mil-std）、国际电子工业联结协会（IPC）、半导体工业标准组织（JEDEC)、日本工业标准协会（JIS)

4. 芯片制造和设计

1. 芯片设计流程：设计->制造->封测（封装和测试），产业链呈现上面三级分工状态
   1）三个阶段：行为设计、逻辑设计、物理设计；行为设计和逻辑设计称为前端设计，物理设计则是电路布局和布线（后端设计）
   2）三个阶段的介绍
   a. 芯片设计：最终完成对功能、性能、可制造性、可测试性的设计，且确保设计数据精确无误。设计好的芯片会先送入芯片厂商做少量样片；验证功能和性能无误后再进行大批量流片
   b. 芯片制造：是在晶圆上制造芯片的裸片，流程包括：光刻、刻蚀（Etching）、扩散、离子注入、薄膜沉积、退火清洗等。芯片制造的难点在于保证芯片的精度和性能所以要有非常高的技术要求，技术壁垒也在光刻技术上，ASML公司在光刻机市场上一骑绝尘。
   刻蚀：
   干刻Dry Etching等离子体物理轰击 + 化学反应（Plasma bombards + chemical reaction)
   湿刻Wet Etching纯化学溶液腐蚀(Chemical dissolution）由于精度拉跨被淘汰
   而设备和耗材（Equipment&materials）三大刻蚀机包括RIE（反应离子刻蚀机-Reactive Ion Etcher）、ICP（电感耦合等离子体-Inductively Coupled Plasma）和CCP（电容耦合等离子体-Capacitively Coupled Plasma）
   而这里的工艺8步曲Process Flow

进片Loading【（机械臂Robot）真空传片】->预清洁Pre-clean【轰走颗粒污染物Kick out particles】->预冷Chill Down【ESC降温至-20度，放热漂移】->通工艺气Gas In【精准流量控制；MFC/Mass Flow Controller】->点火Ignite Plasma【RF电源激发会导致气体变身离子+自由基】->主刻蚀Main Etch(Bulk Etch狂砍材料层+Over-etch补刀防残留/30%OE 10刀必须解决三刀】->终点检测Endpoint（OES看光谱突变；Plasma发光发热等于刻穿+激光干涉仪】->吹扫Purge【氮气洗腔3遍/残留气体会谋杀下一篇晶圆】

翻车现场TroubleShooting：包括侧壁斜面崩塌Profile崩了，聚合物沉积不足/离子轰击过猛，线宽偏差>5%（CD失控，温度飘移/气体比例失调），刻蚀深度忽深忽浅（Uniformity不好等离子体不均匀/ESC老化），底层材料被误伤（终点检测延迟/过刻过量），晶圆表面颗粒超标（腔体清洁不彻底/气流紊乱）

c. 芯片封测：包括芯片封装和芯片测试。封装是将芯片裸片封装在外壳中，保护芯片免受外界环境的影响；同时提高芯片的性能和可靠性。测试则是对芯片的功能和性能进行测试确保芯片的质量和性能符合要求。

5. 芯片设计工具EDA

1. EDA介绍
   EDA（Electronic Design Automation）电子设计自动化，用于电子系统设计、验证、制造和测试的软件工具。EDA工具包括以上四种工具。EDA可以大大提高电子系统的设计和验证笑傲率，降低设计成本，缩短设计周期。
   流程一般包括：
   1）硬件描述语言（HDL）输入
   2）逻辑编译、简化和模块分割
   3）电路综合、优化、布局和不限
   4）电路模拟仿真
   5）制造数据生成
   
2. IP核的优缺点
   1）IP软核
   优点：IP软核灵活性大，可移植性性强，并允许用户自行配置，可以针对特定应用进行定制化设计。
   缺点：IP软核对电路功能模块的预测性较差，在后续设计中可能会发生错误，有一定的设计风险，并且IP软核是以综合源码的形式给用户，因此IP软核的知识产权保护难度较大。
   2）IP固核
   优点：IP固核的灵活性和可靠性介于IP软核和IP硬核之间，较为折中。与IP软核相比IP固核的设计灵活性稍差，但可靠性有很大提示，因此IP固核是当前IP交易中最主流的形式。
   缺点：与IP软核相比IP固核的设计灵活性稍差。
   3）IP硬核
   优点：IP硬核最大的优点是能够确保电路模块的性能和功耗等达到理想的效果。知识产权保护效果最佳。
   缺点：IP硬核和性能与制造工艺密切相关，IP硬核本身的局限性导致难以转移到新的工艺或集成到新的结构中，且不能重新配置，即不允许被修改，IP复用范围较窄。