对于FC-BGA（Flip Chip Ball Grid Array）封装的芯片，在进行晶圆级测试（CP，Chip Probing）时，探针扎在裸PAD（焊盘）上是标准且普遍的做法。通常不存在直接扎在成型bump（凸块）上的情况，因为CP测试发生在bump成型之前。

下面从技术原理、优缺点和应用场景进行详细对比分析。

核心前提：CP测试的时序

FC-BBA的制造流程通常是：
晶圆 → 晶圆级测试（CP） → 凸块成型（Bumping） → 切割 → 倒装焊封装 → 成品测试（FT）
因此，CP测试时，芯片表面还是平坦的铝/铜焊盘（PAD），尚未形成锡球或铜柱凸块。

所以，更准确的对比应该是：

• 方案A：在裸PAD上进行CP测试（标准流程）
• 方案B：在形成凸块（Bump）后进行某种形式的晶圆级测试（非常规，可理解为“凸块上测试”）

方案一：探针扎在裸PAD上（标准做法）

这是在bumping工艺之前，对晶圆上的裸芯片进行测试。

优点：

1. 工艺顺序正确：符合“先测试，后做昂贵封装”的原则，避免将已知坏片进行bumping和封装，节省大量成本。
2. 探针技术成熟：可使用标准的钨针、垂直针等，技术成熟，成本相对较低。
3. 测试点访问直接：直接接触芯片的最终金属层，信号路径最直接，电气参数测量更准确。
4. 便于缺陷分析：如果芯片失效，可以直接在裸PAD上进行失效分析（如微探针等），不会受到bump材料的干扰。

缺点：

1. Pad损伤风险：探针会在PAD上留下扎痕（mark）。如果扎痕过深或污染，可能影响后续的bumping工艺（如UBM沉积、焊接可靠性），需要严格控制探针压力和清洁度。
2. 与最终状态存在差异：测试环境不同于最终封装状态（没有bump和基板），某些与寄生参数（如高速、射频）相关的性能无法完全模拟。
3. 对Pad设计有要求：PAD尺寸必须足够大（通常>80μm），以满足探针卡的要求，这可能限制了芯片尺寸的进一步缩小。

方案二：在凸块（Bump）上进行测试（非常规/特殊应用）

这是在bumping工艺之后、切割之前，对带有凸块的晶圆进行测试。这通常不被称作传统CP，而更接近“WLBI”或特殊测试。

优点：

1. 更接近最终使用状态：测试时芯片的电气和机械环境更接近实际封装状态，尤其对高速、高功率、射频芯片的测试结果更具参考性。
2. 无需担心PAD损伤：探针接触的是凸块顶部，不会损坏芯片本身的PAD金属层。
3. 可实现系统级测试雏形：可以模拟部分封装后的信号和电源传输路径。

缺点：

1. 成本极高：最大的缺点。bumping是昂贵工艺（每片晶圆增加数百美元成本）。对已知是坏片的芯片进行bumping是巨大的浪费。
2. 探针技术复杂：Bump（尤其是小尺寸的铜柱）硬度高、间距小、高度不一致，需要更精密、更坚固的探针（如基于MEMS的垂直探针），探针卡成本极高，且寿命可能较短。
3. 测试访问困难：Bump通常是按阵列排列，而非所有信号都引到外围。测试所有信号可能需要非常复杂的探针卡，甚至无法访问某些内部节点。
4. 流程不经济：违背了半导体测试“尽早淘汰坏片”的核心经济学原理。

对比总结表

结论与建议

1. 对于绝大多数量产场景：必须采用在裸PAD上进行CP测试的方案。 这是保证经济效益和质量控制的基石。通过优化探针卡设计、控制探针压力、保持清洁，可以将对PAD的损伤风险降到最低。

2. “在Bump上测试”并非用来替代传统CP，而是在极特殊情况下的一种补充验证手段。例如：

   • 芯片性能对bump的寄生参数极度敏感，必须在有bump的条件下进行最终验证。
   • 用于研发阶段，表征bumping工艺本身对芯片性能的影响。
   • 对小批量的、成本不敏感的超高可靠性芯片，进行百分之百的、最接近使用状态的筛选。

最终决策逻辑：
标准流程 = 裸PAD CP测试（筛掉绝大部分坏片） -> Bumping -> 封装 -> 成品测试（FT）
只有在标准流程无法覆盖的、极其关键的测试需求出现时，才会考虑在研发或特定环节引入“bump上测试”作为附加步骤，且要清醒认识其高昂的成本。