基于Logisim软件设计并实现一个模拟的8位模型计算机原型，深入理解计算机组成原理中各部件的逻辑组成和互联关系。设计并实现8位模型CPU和模型计算机，可以将指定指令存入存储器并运行，在LED上显示运行结果。

本次基于 Logisim 的 8 位模型计算机设计，成功实现了一套完整的 8 位模拟计算机系统，具体实现内容如下：

1. 核心运算模块的构建
   从基础逻辑单元出发，逐步搭建了计算机运算所需的核心模块：

   • 实现了半加器、全加器，并通过级联扩展为 8 位全加器，支持 8 位二进制数的加法运算；
   • 实现了半减器、全减器，扩展为 8 位全减器，支持 8 位二进制数的减法运算；
   • 基于 8 位全加器设计了循环累加器，可对输入数据进行连续累加并存储结果；
   • 实现了 8 位逻辑运算模块（与、或、异或）和补码转换模块（通过逐位取反加 1 实现），最终整合为算术逻辑单元（ALU），支持加法、减法、与、或四种运算，并具备零检测功能。

2. 控制与存储模块的实现
   构建了支撑数据传输和指令执行的关键模块：

   • 设计了输出使能控制模块，通过使能信号控制数据输出，避免未授权数据干扰；
   • 实现了 8 位通用寄存器，基于 D 触发器存储数据，通过时钟和复位信号控制，支持数据的稳定存储与读写；
   • 设计了控制器模块，基于 8 位指令字（前 4 位为操作码，后 4 位为操作数）实现指令译码，定义了 LDA（加载）、ADD（加法）、OUT（输出）、HLT（停机）等指令，并通过时序控制（取指周期、执行周期）协调各模块工作；
   • 整合了指令存储器（ROM）和数据存储器，采用统一编址，支持指令的存储与读取。

3. 完整系统的运行与结果输出
   整个 8 位模型计算机系统可按预设指令执行操作：

   • 在 ROM 中存入指定指令（LDA 9H、ADD AH、ADD BH、OUT、HLT），并在数据存储器中预置对应数据（09H 为 1、0AH 为 10、0BH 为 25）；
   • 系统执行指令时，通过 LDA 加载初始数据，经 ADD 指令连续累加（1+10+25），最终通过 OUT 指令将结果（36，二进制 00100100）输出到 LED 显示；
   • 指令执行过程中，各模块（ALU、寄存器、控制器等）通过数据总线和控制信号协同工作，完成数据的传输、运算与存储，最终实现了预期的累加运算及结果显示功能。

综上，该设计完整实现了 8 位模型计算机的核心功能，验证了计算机组成原理中 “运算器 - 控制器 - 存储器 - 输入输出” 的基本架构，以及指令执行的时序逻辑和数据流转过程。