实验1  全加器实验

 

• 实验目的

1） 熟悉多思计算机组成原理网络虚拟实验系统的使用方法。

2） 掌握全加器的逻辑结构和电路实现方法

• 实验内容

1. 运行虚拟实验系统，从左边的实验设备列表选取所需组件拖到工作区中，按照图 1.1 所

示搭建实验电路，得到如图 1.2 所示的实验电路。

图 1.2 一位全加器虚拟实验电路

1. 打开电源开关，按表 1-1 中的输入信号设置数据开关，根据显示在指示灯上的运算结果 填写表 1-1 中的输出值。

一位全加器真值表

输入			输出
Ai	Bi	Ci	Si	Ci+1
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

表 1-1 一位全加器真值表

3. 关闭电源开关，增加元器件，实现一个 2 位串行进位并行加法器。用此加法器进行运

算，根据运算结果填写好表 1-2。

二位串行进位并行加法器真值表

输入					输出
A2	A1	B2	B1	C1	S2	S1	C3
0	1	0	1	0
0	1	0	1	1
1	0	0	1	0
1	0	0	1	1
1	0	1	1	0
1	1	1	1	1

• 运行结果

二位串行进位并行加法器如图所示：

调试结果如图：

四．调试分析及实验心得

1. 串行进位并行加法器的主要缺点是什么？有改进的方法吗？

高位的运算必须等到低位的进位产生才能进行，因此运算速度较慢。

      改进方法：为了提高运算速度，可采用超前进位的方式，即每一位的进位根据各位的输入同时预先形成，而与低位的进位无关。比如74ls283芯片

1. 能使用全加器构造出补码加法/减法器吗？

可以。因为当前计算机中加法和减法都是通过加法器来实现的。数值一律用补码来存储可以将符号位和其他位一起处理，便于加法和减法运算。