芯片Tapeout前才发现LUP.6 Base Layer Calibre DRC Violation的ECO方案
今天给大家分享下咱们社区低功耗四核A7 Top学员在做最终physical signoff drc检查时遇到的一个DRC Violation——LUP.6 Violation。并给出在当前database做ECO修复的方案。

这个LUP.6 DRC在design manual中的描述和图解如下所示。

LUP.6 DRC Violation如下图所示,数量高达21万多。
所以这类DRC Violation的根本原因是学员在floorplan阶段忘记添加tap cell导致的。

数字IC后端手把手实战教程 | Innovus verify_drc VIA1 DRC Violation解析及脚本自动化修复方案
这类DRC Violation完全可以在floorplan做完的calibre drc检查中发现。此时发现timing已经修得差不多了,肯定不希望重新返回floorplan重做。
那有没有什么方法可以在当前PR数据通过ECO的手段把这些Tap cell添加进去呢?
肯定有。
具体实现方法如下:
1)打开一个Floorplan的innovus数据 floorplan.enc
2)使用咱们02脚本中添加tapcell的命令给设计添加tap cell
3)选中tapcell 并把所有添加的tap cell defOut
select_obj [dbGet top.insts.cell.name TAP -p2]
defOut -selected tapcell.def


4)打开最新PR innovus数据,读入上面写出来的tap cell def文件
defIn tapcell.def
5)执行refinePlace 把当前和新加入tapcell 有overlap的cell挪开
6)执行ecoRoute
DAMO开发者矩阵,由阿里巴巴达摩院和中国互联网协会联合发起,致力于探讨最前沿的技术趋势与应用成果,搭建高质量的交流与分享平台,推动技术创新与产业应用链接,围绕“人工智能与新型计算”构建开放共享的开发者生态。
更多推荐


所有评论(0)