假设LPDDR4X 3200MHz(实际需要1600MHz memory clock frequency,因为是Double Data Rate,所以能达到3200M bps), 16bit(DQ 0:15) DQ is "data bus for DDR",有2个channel;
那么DRAM 带宽计算:

        3200 * 2 byte (data width) * 2(channle number)* 有效率(70%~90%,此处取80%)= 10240MB/s

        其中有效率受内存控制器效率、系统其他组件的限制等影响,以上是基本理论值计算。

Logo

DAMO开发者矩阵,由阿里巴巴达摩院和中国互联网协会联合发起,致力于探讨最前沿的技术趋势与应用成果,搭建高质量的交流与分享平台,推动技术创新与产业应用链接,围绕“人工智能与新型计算”构建开放共享的开发者生态。

更多推荐