PCIe总线的吞吐量/速率/带宽公式计算

PCIe总线的吞吐量（可用带宽）可以通过以下公式计算：
吞吐量 = 传输速率 * 编码方案
例如，PCIe 2.0协议支持5.0 GT/s，每个Lane上每秒传输5G个bit。然而，并不是每个Lane都支持5Gbps的速率，因为PCIe 2.0采用的是8b/10b编码方案。这意味着每传输8个bit需要发送10个bit。因此，PCIe 2.0协议的每个Lane支持的速率为 5 GT/s * 8 / 10 = 4 Gbps = 500 MB/s。
举个例子，对于一个PCIe 2.0 x8通道，可用带宽为 4 Gbps * 8 = 32 Gbps = 4 GB/s。
PCIe 3.0协议支持8.0 GT/s，每个Lane上每秒传输8G个bit。然而，PCIe 3.0采用的是128b/130b编码方案，即每传输128个bit需要发送130个bit。因此，PCIe 3.0协议的每个Lane支持的速率为 8 GT/s * 128 / 130 = 7.877 Gbps = 984.6 MB/s。
举个例子，对于一个PCIe 3.0 x16通道，可用带宽为 7.877 Gbps * 16 = 126.031 Gbps = 15.754 GB/s

PCIe6.0 编码与数据流

PCIe 3.0-5.0 均采用128b/130b编码方式，相比PCIe 1.0-2.0 降低了开销提高了编码效率，默认支持Non-Flit流模式，PCIe 6.0采用1b/1b编码并且必须支持Flip流模式。Non-Flit模式支持可变大小TLP、4字节CRC用于TLP、2字节CRC用于DLLP。而Flit模式则支持256字节固定长度包括235字节TLP、6字节DLP、8字节CRC 和6字节FEC，没有Sync Header/Framing Token，TLP 和DLLP 没有独立的CRC，通过这些开销的优化相对提高了带宽利用率。