广州大学松田学院计算机组成原理复习题(仅供参考).doc

(8页)

本资源提供全文预览，点击全文预览即可全文预览,如果喜欢文档就下载吧，查找使用更方便哦！

14.9 积分

.一、单项选择题1. 存储器的基本单位是字节，其长度是( )A．1bit B．8bit C．16bit D．32bit2. 二进制数01101011对应的十进制数为( )A．100 B．107 C．117 D．1273. 若十进制数为101，则其对应的二进制数为( )A.01100101 B.01010011 C.01110001 D.010100104. 若十进制数为-49，则其对应的补码[X]补为( )A.11100011 B.11111001 C.11001111 D.110011105. 若地址总线为A15(高位)～A0(低位)，若用4KB的存储芯片组成8KB存储器，则加在各存储芯片上的地址线是( )A.A11～A0 B.A10～A0 C.A9～A0 D.A8～A06. CPU可直接访问的存储器是( )A.硬盘 B.软盘 C.光盘 D.高速缓存7. 在CPU中，指令寄存器IR用来存放( )A.正在执行的指令 B.即将执行的指令C.已执行的指令 D.指令地址8. 下列存储器中不是半导体存储器的是( )A．静态存储器 B．动态存储器 C．U盘 D．光盘9. 容量为4KB的存储器的最少地址位数为( )A．11 B．12 C．13 D．1410. 下列寻址方式中出现在指令“ADD R2,(R1)”中的是( )A．隐含寻址 B．存储器间接寻址 C．寄存器间接寻址 D．直接寻址11. 下列寄存器中用于与存储器之间传送数据的是( )A．MDR B．MAR C．PC D．SP12. 下列说法不正确的是( )A．硬连线控制器比微程序控制器设计复杂B．硬连线控制器不便于实现复杂指令的控制C．微程序控制器比硬连线控制器速度要快D．微程序控制器将指令执行所需要的控制信号存放在存储器中13. 补码加法运算是指( )A.操作数用补码表示，符号位单独处理B.操作数用补码表示，连同符号位一起相加C.操作数用补码表示，将加数变补，然后相加D.操作数用补码表示，将被加数变补，然后相加14. 动态RAM存储信息依靠的是( )A.电容 B.双稳态触发器 C.晶体管 D.磁场15. 下列存储器中，属于半导体存储器的是( )A.硬盘 B.动态存储器 C.软盘 D.光盘16. 对于容量为8KB的存储器，寻址所需最小地址位数为( )A.2 B.3 C.12 D.1317. 采用微程序控制的主要目的是( )A.提高速度 B.简化控制器设计与结构C.使功能很简单的控制器能降低成本 D.不再需要机器语言18. 一条机器指令中通常包含的信息有( )A.操作码、控制码 B.操作码、立即数 C.地址码、寄存器号 D.操作码、地址码19. 从主存中取回到CPU中的指令存放位置是( )A.指令寄存器 B.状态寄存器 C.程序计数器 D.数据寄存器20. 中断屏蔽字的作用是( )A.暂停外设对主存的访问 B.暂停对某些中断的响应C.暂停对一切中断的响应 D.暂停CPU对主存的访问21. 指令执行所需的操作数不会来自( )A.指令本身 B.主存 C.寄存器 D.控制器22. 并行接口是指( )A.仅接口与外围设备之间采取并行传送B.仅接口与系统总线之间采取并行传送C.接口的两侧均采取并行传送D.接口内部只能并行传送23. 在计算机中磁盘存储器一般用作( )A.主存 B.高速缓存 C.辅存 D.只读存储器24. 为了减少指令中的地址个数，采用的有效办法是( )A.寄存器寻址 B.立即寻址 C.变址寻址 D.隐地址25. 组合逻辑控制器与微程序控制器相比( )A.组合逻辑控制器的时序系统比较简单B.微程序控制器的时序系统比较简单C.两者的时序系统复杂程度相同D.微程序控制器的硬件设计比较复杂26. 用2K×4的存储芯片组成4KB存储器，需要几片这样的芯片?( )A.8片 B.4片 C.2片 D.1片27. 微程序存放在( )A.堆栈存储器中 B.主存储器中 C.控制存储器中 D.辅助存储器中28. CPU响应中断请求( )A.可在任一时钟周期结束时 B.可在任一总线周期结束时C.可在一条指令结束时 D.必须在一段程序结束时29. 串行接口是指( )A.接口与系统总线之间为串行传送 B.接口与外设之间为串行传送C.接口的两侧都为串行传送 D.接口内部只能串行传送30. 在下列存储器中，按随机存取方式工作的存储器是 A．硬盘 B．光盘 C．磁带 D．主存31. 若地址总线为A15(高位)～A0(低位)，若用2K×4位的存储芯片组成8KB存储器，则加在各存储芯片上的地址线是 A．A15～A10 B．A10～A0 C．A9～A0 D．A8～AO32. 在多级中断方式下，CPU在处理中断时( )A．可响应更低级别的中断请求 B．可响应更高级别的中断请求C．禁止其它的中断请求 D．可响应同级别的中断请求33. 静态RAM存储信息依靠的是 A．电容 B．双稳态触发器 C．单稳态触发器 D．磁场34. 寄存器间接寻址是指 A．从指令获得操作数 B．从存储器获得操作数地址 C．从指令指定的寄存器获得操作数 D．从指令指定的寄存器获得操作数地址35. 在控制器中，程序计数器PC用。省略部分。 时，CPU 当前正在执行的程序，转去执行相应的 ，执行完后 原来程序继续执行。21. 计算机术语中，将运算器和控制器合在一起称为 ，将其与 合在一起称为主机。22. 形成操作数地址的方式称为 方式，操作数可以放在寄存器、 或IO端口寄存器中。23. 在计算机不同的部件之间需要通过 、数据总线和 进行连接。24. 早期计算机以 运算器 为中心，现代计算机以 存储器 为中心。25. 按照计算机所使用的电子器件来区分，可以把计算机的发展分为 4 个阶段26. 主机包含 cpu 和 内存 。27. 计算机系统= 软件系统 + 硬件 28. 计算机的运算精度和计算机的 位数 有关。29. 浮点加减法运算的第一步需要对阶，对阶的原则是 。30. DMA操作是指不需要CPU的控制在 主存 和外部设备之间直接进行数据传送。31. 哈佛结构是一种将程序指令和数据 分开存放 的存储器结构。32. 高速缓冲技术是利用程序的 局部性 原理，把程序正在使用的信息存放在一个高速的容量较小的cache中，CPU的访存操作大多数针对cache进行，从而大大提高程序的执行速度。33. 输入输出信息传送控制方式包括： 程序查询 、 I/o 、 中断 和 DMA 四种。34. 一条指令的运行过程可以分为 取指 、 分析 和 执行 三个阶段。35. 某字符的ASCII码为0100101，采用奇校验时校验位是 0 。36. 堆栈是一种按照 先进后出 顺序进行存取的存储区。三、名词解释1. ROM和RAM2. 刷新3. 指令系统4. RISC5. CISC6. 寻址方式7. 指令周期8. 总线9. 中断10. cache11. 微程序控制器12. DMA13. 微指令三、简答题1. 冯·诺依曼提出的存储程序思想包含哪三部分？2. RAM与ROM有何异同？3. RAM可分为哪两类?它们分别以什么方式存储信息“0”和“1”?4. 计算机中层次化的存储系统分为哪几层？试画出存储系统的层次结构示意图。5. Cache的地址映像方式有哪三种？各自特点是什么？6. 机器指令的基本格式由哪两个字段组成？各字段指明什么内容？7. 简述RISC和CISC的定义及基本区别。8. 简述硬布线控制器的基本思想。9. 简述微程序控制的基本思想。10. 指令执行过程主要分为几个阶段？其中哪个阶段的操作属于公操作？11. 简述I/O指令对外设的统一编址和单独编址的两种编址方式。12. 简单说明中断全过程。13. 什么是DMA方式？ 14. IO接口的基本功能。15. 简述I/O接口和I/O端口的概念。16. 简述高速缓冲技术基本原理。17. 简述中断禁止和中断屏蔽的区别。四、应用题1. 已知X为-0.10110，Y为-0.11001，请用补码计算【X+Y】补和【X-Y】补，并判断溢出情况。2. 已知X=+1001101,Y=-0110110,请完成以下计算： (1)计算[X]补和[Y]补。(2)计算[X+Y]补和[X-Y]补，并分别判断是否产生溢出。3. 已知X为-0.10110，Y为-0.11001，请使用补码一位乘法计算【X×Y】补，要求写出详细计算过程。4. 某计算机中，机器指令字长为16位，指令中每个地址字段的长度为4位。已知系统中共有12条三地址指令，62条二地址指令，80条零地址指令。问最多还能规定多少条单地址指令？5. 请按对应序号填入部件名称。①运算器控制器②外部设备⑤输入设备③④CB6. 一个组相联映象Cache由64个存储块构成，每组包含4个存储块。主存包含4096个存储块，每块由128字节组成，访存地址为字节地址。(1)求主存地址有多少位？ Cache地址有多少位？(2)计算主存地址格式中，区号、组号、块号和块内地址字段的位数。7. 现有如图所示计算机结构框图，请分析在此计算机中以下指令的执行流程及控制信号序列(第二个操作数为目的操作数)。(1) ADD R2，(R1)+(2) ADD (R2)，R1(3) MOV R1,X(R3)8. 原有5级中断源的优先级别从高到低为1à2à3à4à5,利用中断屏蔽技术实现中断升级，使中断处理次序变为1à4à5à3à2。9. 用8K*8bit的RAM芯片构成一个64KB的存储器系统，请回答以下问题： (1) 需要多少个这样的芯片？(2) 这个存储器系统共有多少位地址？哪些用于片内寻址？哪些用于产生片选信号？(3) 画出接线示意图，并计算每个芯片的地址范围。10. 用8片8K*4bit的RAM芯片构成一个32KB的存储器系统，请为每个芯片连接片选信号，并写出芯片所分配的地址范围及图中每个序号所代表的信息。① /CSRAM1A12~A0D3~D0/CSRAM5A12~A0D3~D02-4译码器② /CSRAM3A12~A0D3~D0/CSRAM7A12~A0D3~D0/CSRAM6A12~A0D3~D0/CSRAM2A12~A0D3~D0/CSRAM4A12~A0D3~D0③ /CSRAM8A12~A0D3~D0④ D3~D0各芯片的地址分配情况：RAM1和RAM5： RAM2和RAM6： RAM3和RAM7： RAM4和RAM8： . 关 键 词： 组成 学院 计算机 原理 松田 大学 复习 广州 仅供参考

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。

关于本文

本文标题：广州大学松田学院计算机组成原理复习题(仅供参考).doc

链接地址： https://www.wenku365.com/p-53788439.html