从硬件视角剖析，以太网接口电路主要由 MAC（Media Access Control，媒体访问控制）控制器与物理层接口 PHY（Physical Layer）两大关键部分构成。在实际设计中，这三部分并非总是彼此独立。由于 PHY 集成了大量模拟硬件，而 MAC 属于典型的全数字器件，鉴于芯片面积以及模拟 / 数字混合架构等因素考量，一般会将 MAC 集成至微控制器内部，而把 PHY 置于片外。不过，随着芯片技术朝着更灵活、更高密度的方向发展，如今已能够实现 MAC 和 PHY 在单芯片上的整合，主要存在以下几种类型：CPU 集成 MAC 与 PHY；CPU 集成 MAC，PHY 采用独立芯片；CPU 不集成 MAC 与 PHY，MAC 与 PHY 采用集成芯片。MAC 及 PHY 在 OSI 七层模型中，主要负责数据链路层和物理层的相关工作。​

MAC，即媒体访问控制子层协议，存在两个层面的概念：其一是作为一个硬件控制器；其二是 MAC 通信所遵循的协议。该协议处于 OSI 七层协议里数据链路层的下半部分，主要职责是管控与连接物理层的物理介质。在数据发送环节，MAC 协议会预先判断当下是否具备发送数据的条件，若可以发送，便会为数据添加上一些控制信息，最终将数据以及这些控制信息按照规定格式传送至物理层。当进行数据接收时，MAC 协议首先会对输入信息展开判断，查看是否出现传输错误，若未发生错误，便会去除控制信息，然后将数据传送至 LLC（逻辑链路控制）层。以太网 MAC 遵循的是 IEEE - 802.3 以太网标准。以太网数据链路层实则涵盖 MAC（介质访问控制）子层与 LLC（逻辑链路控制）子层。一块以太网卡的 MAC 芯片，其功能不仅要实现 MAC 子层和 LLC 子层的运作，还需提供符合规范的 PCI 界面，以此达成与主机的数据交互。例如，MAC 从 PCI 总线接收到 IP 数据包（或者其他网络层协议的数据包）后，会将其拆分并重新打包成帧，帧的大小最大为 1518Byte，最小为 64Byte 。这个帧里包含目标 MAC 地址、自身的源 MAC 地址、数据包内的协议类型（比如 IP 数据包的类型用 80 表示），最后还有一个 DWORD（4Byte）的 CRC 码。

PHY 是 IEEE802.3 中定义的标准模块，STA（station management entity，管理实体，通常为 MAC 或 CPU）借助 SMI（Serial Manage Interface）对 PHY 的行为、状态予以管理和控制，具体的管理控制操作通过读写 PHY 内部的寄存器来实现。PHY 作为物理接口收发器，实现了 OSI 模型中的物理层功能。IEEE - 802.3 标准对以太网 PHY 进行了定义，其中包含 MII/GMII（介质独立接口）子层、PCS（物理编码子层）、PMA（物理介质附加）子层、PMD（物理介质相关）子层、MDI 子层等，并且符合 IEEE - 802.3k 中针对 10BaseT（第 14 条）和 100BaseTX（第 24 条和第 25 条）的规范。​

MAC 与 PHY 之间通过 MII（Media Independent Interface，媒体独立接口）相连。MII 接口是 MAC 与 PHY 连接的标准接口，属于 IEEE - 802.3 定义的以太网行业标准。它为 MAC 与 PHY 之间、PHY 与 STA（Station Management）之间提供了互联技术，该接口能够支持 10Mb/s 与 100Mb/s 的数据传输速率，数据传输位宽为 4 位。“媒体独立” 意味着在无需重新设计或替换 MAC 硬件的情况下，任何类型的 PHY 设备均可正常运行。MII 接口主要涵盖四个部分：一是从 MAC 层到 PHY 层的发送数据接口；二是从 PHY 层到 MAC 层的接收数据接口；三是从 PHY 层到 MAC 层的状态指示信号；四是 MAC 层和 PHY 层之间用于传送控制和状态信息的 MDIO 接口。

为辅助理解，落实到对应芯片，方便参考。

以太网 MAC 芯片 CH394

CH394是以太网协议栈管理芯片，用于单片机系统进行以太网通讯。
CH394芯片自带10/100M以太网介质传输层MAC和物理层收发器PHY，完全兼容IEEE802.3协议，内置了IP、ARP、ICMP、IGMP、UDP、TCP等以太网协议栈固件。单片机系统可以方便的通过CH394芯片进行网络通讯。CH394支持网络唤醒模式（WOL）和掉电模式。
CH394Q提供了SPI接口，CH394L提供了SPI接口和8位被动并行接口。硬件引脚兼容W5500。单片机/DSP/MCU/MPU等控制器可以通过SPI接口通讯接口控制CH394Q芯片进行以太网通讯；或者通过SPI接口或8位并口控制CH394L芯片进行以太网通讯。

以太网 PHY 芯片 CH182

CH182 是一款支持Auto-MDIX的工业级10/100M以太网PHY收发器。CH182内部包括物理编码子 层（PCS）、物理介质接入层（PMA）、双绞线物理介质相关子层（TP-PMD）、10BASE-TX编码器/解 码器、双绞线介质连接单元（TPMAU）、MII和RMII接口等以太网Transceiver功能所需的模块。

例如百兆以太网芯片CH182D，3×3mm的QFN20封装。自研PHY优化引脚，自带全球唯一分配的MAC地址，功耗小，成本低。CH182还有多种客制引脚封装，引脚和PCB兼容欧美多种型号，部分外围元器件更少。